Die zweite .pdf Datei ist sehr interessant was die Umsetzung angeht...

da war ja das Ziel diesen Algorithmus auf einem ASIC mit ~120k Gattern zu implementieren.
Ok, ein ASIC ist in deinem Fall sicherlich nicht die richtige Wahl (es sei denn du willst das in Serie produzieren ),
aber stattdessen könntest du doch ein FPGA verwenden. (sind leider nicht gerade billig).