Hallo Leute,
kann mir jemand sagen wo hier der Wurm steckt? Es geht um diesen Encoder (Datenblatt)
Speziell um die Ausführung mit 3600 cycle per turn (Rechteckperioden) und einer 10-fachen Interpolation (Interpolation Option), sodass eine Auflösung von 36000 Impulse pro Umdrehung möglich ist.
Kann mir jemand sagen wie genau die 10-fache Interpolation funktioniert?
Soweit ich weiß wird 4-fach ausgewertet (A und B Signal mit fallender und steigender Flanke), sodass 3600*4=14400 Impulse pro Umdrehung gelten muss. Wie komme ich jetzt auf die 36000 Impulse?
Hier gibt es eine Beschreibung:
ASIC with Interpolator for Incremental Optical Encoders
A complete ASIC integrated the 10-fold interpolator and a phase-adjusting circuit was designed and fabricated in a 0.5 μm double-poly / double-metal CMOS process.
Vielleich hilft das schon.
https://pdfs.semanticscholar.org/7eee/e0a4ecb2ada3ba88451cc05b4317210cee3f.pdf
Danke Manf
Das hat geholfen.
Für die die keinen Zugang zu der Publikation haben: Das dort ist keine Lösung sondern eine Studie, welche eines von vielen möglichen Interpolationsverfahren zeigt. Im Unterschied zu der Annahme des Eingangsposts ist es auch ein XY-Sensor, der auf beiden Kanälen SIN und COS ausgibt, welche analog zu interpretieren und damit beliebig zu interpolieren sind, wenn man vom Rauschen absieht.
Für die klassischen Encoder mit Rechteckpulsen geht das so einfach nicht. Da muss man die Impulse hochfrequent ausmessen, z.B. mit einem sehr schnellen Zähler in einem Controller oder eben einem FPGA.
Berechtigungen
Zitieren
Lesezeichen