Ein ADC Schritt Ref/n oder Ref/(n-1)

[Searcher]

falsch, es sind zwar 256 mögliche Werte, aber von 0 bis 255 (ADC_max) nur 255 Stufen (Schritte, Segmente), in die die 5V (V_max) "segmentiert" werden..
Mein gezeigter Dreisatz zeigt, warum hier 255 stimmt.

Für AVRs fand ich noch diese Application Note. Im Kapitel "1.1 General ADC Concepts" heißt es:
The output range must be divided into a number of
steps, one for each possible digital output value. This means that one output value does not correspond
to a unique input value, but a small range of input values.

Bei Ausgabewerten von 0 bis 255 gibt es also 256 Bereiche (ranges) für die Eingabewerte. 256 Stufen, Quantisierungsintervalle oder wie man es auch nennen möchte.

[HaWe]

Für AVRs fand ich noch diese Application Note. Im Kapitel "1.1 General ADC Concepts" heißt es:
The output range must be divided into a number of
steps, one for each possible digital output value. This means that one output value does not correspond
to a unique input value, but a small range of input values.

Bei Ausgabewerten von 0 bis 255 gibt es also 256 Bereiche (ranges) für die Eingabewerte. 256 Stufen, Quantisierungsintervalle oder wie man es auch nennen möchte.

nein, bei 0 bis 255 gibt es 255 Bereiche (Quantisierungsintervalle, steps), nicht 256 !!

wenn z.B. nur die ADC-Werte 0,1,2,3 möglich wären (2-bit ADC, 2²=4) , entspräche
0 -> 0 V
1 -> 1,67 V
2- > 3,33 V
3 -> 5 V

das sind 4 Werte, aber nur 3 Schritte, jeder Schritt 1/3 von 5V. Capisce?

[Moppi]

Um der Sache aus dem Weg zu gehen, einem Irrtum zu unterliegen, kann man auch mit dem Maximalwert des ADC rechnen. Der ist bei 8 Bit 0xFF. Wenn man durch 0xFF teilt und mit 0xFF, zur Probe, multipliziert geht die Rechnung auf. Datentyp muss nur Fließkomma sein. 0xFF entspricht einem Dezimalwert von 255, bei 256 darstellbaren Werten im Hexadezimalsystem (weil die "0" mitgezählt wird).


MfG

Nachtrag: hier gab es dieselbe Diskussion: https://forum.arduino.cc/index.php?topic=215673.0

[Searcher]

nein, bei 0 bis 255 gibt es 255 Bereiche (Quantisierungsintervalle), nicht 256 !!

wenn z.B. nur die Werte 0,1,2,3 möglich wären (2-bit ADC, 2²=4) , entspräche
0 -> 0 V
1 -> 1,67 V
2- > 3,33 V
3 -> 5 V

das sind 4 Werte, aber nur 3 Schritte, jeder Schritt 1/3 von 5V. Capisce?

Aha, da habe ich wieder was gelernt. Aber nicht über den ADC.

[Searcher]

Und lass einfach deine bekannten Anfeindungen, insb. wenn dir die Argumente ausgehen!

Anfeindungen sind eher von dir bekannt. Bis jetzt sind mir die Argumente nicht ausgegangen. Und Folgendes stammt nicht von mir:

ogottogottogott...
... Das ist Mathe aus der 5. Klasse!!

... Capisce?

[Moppi]

Der Parallelumsetzer, den man für den C64, nach der Zeitschrift, bauen konnte, der hatte 4 Komparatoren (LM324) und eine 2-Bit-Ausgabe. Also 4 Bereiche. Dazu ein paar LEDs zum Abgleich. Den Mittelwert musste man glaub ich einstellen, über ein Poti. Das Audiosignal wurde über einen Kondensator (weiß nicht mehr genau - 10nF ?) zugeführt. War nicht so dolle, aber es war zu erkennen, was man aufgenommen hatte und konnte das mit dem C64 auch wieder abspielen.


MfG

[Manf]

Vielleicht ist es ein guter Ansatz die Funktionsweise des Wandlers nachzuvollziehen, um die Frage zu beantworten.
Wenn es nicht so leicht ist die zu ergründen, dann schon einmal die Funktionsweise in umgekehrter Richtung, beim D/A Wandler der ja dazu passend sein sollte.
Da arbeitet man mit PWM und es werden 2 hoch n Werte erreicht mit dem kleinsten Wert 0V und dem größten Wert 5V (oder entsprechend Vref).

[HaWe]

Vielleicht ist es ein guter Ansatz die Funktionsweise des Wandlers nachzuvollziehen, um die Frage zu beantworten.
Wenn es nicht so leicht ist die zu ergründen, dann schon einmal die Funktionsweise in umgekehrter Richtung, beim D/A Wandler der ja dazu passend sein sollte.
Da arbeitet man mit PWM und es werden 2 hoch n Werte erreicht mit dem kleinsten Wert 0V und dem größten Wert 5V (oder entsprechend Vref).

nein, es werden nicht (2 hoch n) Werte erreicht, sondern (2 hoch n) -1, wobei n die Bitzahl (ADC-Bit-Auflösung) ist.
Für einen 8-bitter also

(2 hoch 8 ) - 1 = 256-1 = 255

was genau der maximalen Größe der erreichbaren ADC-Werte entspricht.
Und wir brauchen hier auch nicht die Mathematik neu zu erfinden:
werden 2 Skalierungen linear in Relation gesetzt, gilt immer noch der Dreisatz

a/aMax=v/vMax, also hier (a= abgelesene ADC-Variabe, v=korrelierte Volt-Variable)
a/255=v/5
also
v=(a/255)*5

[Moppi]

Mit dem einen LSB war es mir bisher schleierhaft. Weil im Datenblatt der ATmega ist "LSB" nur als niederwertigstes Byte beschrieben (zumindest habe ich nichts anderes gefunden). Obwohl damit eigentlich nur das niederwertigste Bit gemeint sein kann. Ich finde aber auch die Formulierung etwas irreführend, wenn ich nach der Auflösung frage und beantworte die Frage damit, dass sich dass auf einen best. Wert bezieht, minus einem Bit der Auflösung (die eben unbekannt ist). Aber ist egal. Auf manchen Webseiten ist das bildlich dargestellt. Und wenn es eben in den Datenblättern heißt: "The minimum value represents GND and the maximum value represents the voltage on the AREF pin minus 1 LSB", dann sollten sich alle Bereiche (nämlich 256, bei 8 Bit, bzw. 1024 bei 10 Bit) zwischen 0V und Max (z.b. 5V) befinden. Daher ist dann durch die Zahl der Bereiche zu teilen.

MfG

[HaWe]

nein, die "Bereiche" sind die Anzahl der "Schritte" zwischen dem niedrigsten (0) und dem höchstmöglichen ablesbaren Wert (z.B. 255 oder 1023).
Die ganzen Formulierungen in Datenblättern sind aber immer nur der mehr oder weniger taugliche Versuch, den simplen Dreisatz in Worte zu fassen, oft eben sehr missverständlich.

Der höchste erreichbare (ablesbare) ADC-Wert ist 255 (oder ggf. 1023), die höchstmögliche Referenzspannung 5V, und daher

a/aMax=v/vMax, also hier (a= abgelesene ADC-Variabe, v=korrelierte Volt-Variable)
a/255=v/5
also
v=(a/255)*5