Ich sehe in dem Layout zwei spitze Winkel die man besser weg lassne sollte.
Einmal links von J3 und einmal unter J4 zwichen der Verbindung von Pin3 zu Pin4 und der Verbindung zu U2.
Eventuell ist dieser Vortrag ganz hilfreich:
https://media.ccc.de/v/camp2015-6651...nikentwicklung
7:10 Kondensatoren und Leitungslängen
41:40 Rückstrom und Masseflächen
42:45 Winkel von Leitungen (Spitze Winkel/rechte Winkel)
Geändert von i_make_it (19.04.2018 um 11:50 Uhr)
Moin zusammen,
habe gestern wieder weiter getüftelt und sowohl den Schaltplan erstellt, als auch das Layout gem. eurer Tips weiter optimiert.
Bild hier
Bild hier
Beim Layout habe ich alle GND-Leitungen entfernt und durch Masseflächen ersetzt.
Ist die Verbindung von C1 zur Massefläche so korrekt oder sollte ich das anders lösen?
Nun fehlen eigentlich nur noch die Kondensatoren am Wandler und evtl. am Analog-Eingang
Ich würd das ganze noch mal durchdenken und mal mit dem Regler anfangen.
Der Prozessor wird sicher weniger als 10mA verbrauchen, wenn man sich beim Programmieren Mühe gibt auch noch weniger. Bei 10mA bleiben am Regler (12V - 5V * 0,01A) rund 70mW liegen, bei den typischen 5mA aus dem Datenblatt entsprechend weniger. Für einen LM317 bewegt sich das im Bereich des minimalen Laststroms. Da ist ein Recom totaler Overkill. Selbst ein 7805 ist da zu fett, im Preis aber kaum zu schlagen. Da der Prozessor von 2,7V bis 5,5V läuft, würde es auch eine Zenerdiode tun.
Gehen wir mal von einem 7805 aus. Da die Schaltung mit Gleichstrom versorgt wird braucht man bei 10mA keinen großen Kondensator am Eingang, Der ist ja schon im Netzteil drin. 100nF gegen Schwingen des Reglers tuns da.
In der Schaltung selbst ist ja der Prozessor der einzige Verbraucher. Man kann also Vcc und GND vom µC direkt mit dem Regler verbinden. Das gibt dann zwei Verbindungen mit 10 bis 15mm Länge. Da packt man dann zwischen µC und Regler einen zweiten 100nF ran. Die übrigen Leitungen kann man frei verlegen, die Lüfter-PWM ist im Bereich zweistelliger kHz, für moderne Bausteine also fast Gleichstrom.
Das ganze "Fluten nützt nichts, wenn wie gezeigt, Signale die Fläche zerschneiden. Trotz Fläche muß der Strom zwischen µC GND und Regler GND einen langen Weg machen. Also erst mal die Versorgung routen, alle Stromwege kurz. Bei den 10mA und der kleinen Platine spielt die Leiterbahnbreite keine wirkliche Rolle, ansonsten macht man GND und Vcc dicker. Dann schnelle Signal (MHz und mehr) kurz und möglichst gradlinig. Und dann die statischen und quasistatischen Signale wie Pullup, Pulldown, LED und Taster. Und bei denen spielen Winkel keine wirkliche Rolle. Das ist was fürs Auge.
MfG Klebwax
Strom fließt auch durch krumme Drähte !
Den Recom habe ich nun mal schon hier liegen und würde ihr daher auch gern verwenden. Evtl. habe ich noch einen LM317 - werde ich nochmal checken...
Bzgl. der langen Strecke zwischen ATtiny GND und Regler GND hast du natürlich recht. Werde ich nochmal überdenken und anpassen.
Grundsätzlich sollte es so aber doch funktionieren, oder?
Danke!
Aus der EMV Sicht, ist allerdings die Signal Anstiegszeit und die Fallzeit für die Frequenz der Störungen maßgeblich.Zitat von Klebwax
Da bei der Induktion ja nur die Änderung des magnetischen Flusses relevant ist, werden Sörungen also nicht abhängig von der Frequenz des Signals sondern von der Steilheit der Spannungsänderung abgestrahlt.
Da bei einem Sinus die Flankensteilheit mit der Frequenz wächst, wird oft vergessen, das die Frequenz eigentlich egal ist (wenn sie denn ungleich null ist).
Sieht man ja auch an der Formel für die Induktionsspannung, wo man durch delta-t teilt. (je Kleiner delta-t um so größer die Induktionsspannung)
Bei einem Rechteck PWM sind also die Zeiten in denen das Signal High oder Low ist nur insowit interessant, das dadurch die Häufigkeit von Störungen bestimmt wird, aber nicht die Frequenz der Störungen.
Da besteht nur bei nicht rechteckigen Signalformen (z.B. Dreieck oder Sinus) ein proportionlaer Zusammenhang zwichen Signalfrequenz und Störfrequenz.
Man kann mit einem kHz PWM also durchaus in den MHz Bereich stören. Und da sind dann schlechte Masseflächen für "interessante" Effekte gut.
Grade die Massefläche zwichen J3, J4 und U2, die nur über Pin 2 von U2 mit dem Rest verbunden ist, dürfte sich da eher negativ als positiv auswirken.
Statt praktischer Hinweise Lehrbuchweisheiten. Übliche IO-Ports eines µC erzeugen gegen die typischen Kapazitiven Lasten keine wirklich steilen Flanken. Gib mal auf einem Port ein Recheck aus und schau dir die Flanken an.
Da bei EMV Messungen über einen Zeitbereich gemittelt wird, es geht um die Energie der Störung,, spielt das schon eine Rolle. Aus der Erfahrung kann ich dir sagen, solche Signale siehst du bei einer Messung in der Prüfkammer nicht.Sieht man ja auch an der Formel für die Induktionsspannung, wo man durch delta-t teilt. (je Kleiner delta-t um so größer die Induktionsspannung)
Bei einem Rechteck PWM sind also die Zeiten in denen das Signal High oder Low ist nur insowit interessant, das dadurch die Häufigkeit von Störungen bestimmt wird, aber nicht die Frequenz der Störungen.
Was man aber leich sieht, sind die Oberwellen von schnellen Takten, so z.B. SPI. Die Vielfachen einer 20MHz SPI-Clock lassen sich leicht identifizieren ebenso wie andere schnelle Takte.
@ phischmi
Solange du bei der nächsten Schaltung, die wirklich einen Recom gebraucht hätte, nicht weinst, daß du ihn hier unter Wert eingesetzt hast, kannst du alles machen.
MfG Klebwax
Strom fließt auch durch krumme Drähte !
Leute...laßt mal die Kirche im Dorf. Das ist kein Supercomputer mit 1024-Bit-breiter Busanbindung und steilflankigen Signalen kurz vorm GHz-Bereich. Die zersäbelte Fläche sollte hier nun wirklich kein Problem sein. Das sind sicherlich keine impedanzkontrollierten Leiterbahnen und keine Diff'Päärchen. Bei einem einlagigen Aufbau geht das auch gar nicht anders, aber der ist hier völlig ausreichend.
Und das mit den Ätzproblemen ist auch so eine Sache-bis vor kurzem hab ich auch noch daran geglaubt. Ich wollte mich bei meinem Lieblingsfertiger mal schlau darüber machen, wurde von dem an einen Herrn Dr. verwiesen. Dieser meinte dann, daß spitze Winkel in der Tat nicht schön sind weil die Strukturen dann anfangen auszuwaschen-soll bei Strukturen <125µm mal zu einem Problem werden.
Womit du dir das Löten aber später leichter machst, wäre etwas größere Lötaugen. Sofern man das bei Fritzing überhaupt einstellen kann. Die sind doch sehr dünn und mir sieht das fast so aus, als würdest du damit die Spezifikationen mindestens einiger Fertiger verletzen.
Und-mit Verlaub-dein Schaltplan ist furchtbar. Bei dem mickerigen Umfang ist das jetzt kein Drama, aber man kann die Fehlersuche schon mit erstaunlich wenig Bauteilen unglaublich schwierig machen. Du würdest einiges gewinnen wenn du den IC ein Stück nach oben schiebst, die VCC- und GND-Leitungen durch ein Symbol ersetzt und auf Kreuzungen und Knicke in U2_1 und U2_2 kannst du vollständig verzichten.
Die einfachste Lösung hier wäre doch, die Verbindung von J3 zu J4 auf die Unterseite der Platine, zu verlegen, oder?
Berechtigungen
Zitieren
Lesezeichen