Bytevergleich fehlerhaft

[Peter(TOO)]

Hallo fredred,

Aber eine kleine Erklärung versuche ich mal.
In der Digitaltechnik war viele Jahre die Betriebsspannung 5Volt der Standart. Die Zeit von L nach H oder umgedreht, reichten völlig aus bis zu 16MHz Systemtakte(Physikalisch bedingt) Nun haben wir aber nicht mehr so viel Zeit, wollen ja immer schneller werden. Die Zeit von 0 bis 5 Volt zu erreichen ist viel zu lang.

Das Problem nennt sich Flankensteilheit, also dU/dt, also wie schnell die Spannung ansteigt, bzw. abfällt.
Eine hohe Flankensteilheit ist zwar machbar, erzeugt dann aber hohe Stromimpulse in der Versorgungsspannung und macht mehr Probleme bei der Störstrahlung (EMV). Steilere Flanken erzeugen höhere Frequenzen (Oberwellen) und eine grösserer Spannungshub gibt diesen auch noch mehr Sendeenergie mit.

Nun kommt die neue Technologie 3,3 Volt als Betriebsspannung.
Die Flanken werden kürzer somit alles viel schneller. Bin mich sicher eine neue Technologie kommt, aber bei 1,7 Volt ist Schluss.

Nö, aktuelle PC-CPUs arbeiten heute schon mit Kernspannungen um 1V, meine RAMs im PC mit 1.4V.

Sinnvoll ist eine Norm mit um die 1V, dann reicht eine einzelne 1.2V NiMh-Zelle zum Betrieb. Die jetzigen Spannungen um 3V sind ideal für direkten Betrieb an eine Lithium-Zelle.

Der Maschinenzyklus(Takt) für MCU hat für Register lesen und schreiben, immer ein Zeitverhalten. Ein 100% es Digital = Zeit ist vernachlässigbar, werden wir wohl nicht mehr erleben.

Habe ich auch vor 40 Jahren nicht erlebt!
Ein typisches Problem war schon immer das Prellen eines Schalters in der Digitaltechnik.
Aber auch manche Schaltungen, welche das Laufzeitverhalten nicht berücksichtigt haben, erzeugen Spikes, also ungültige kurzzeitige Schaltzustände. Bei rein kombinatorischer Logik, konnte man das meist hinnehmen, bei sequenzieller Logik schalten da aber die Flip-Flops schon
Da war das typische Problem ein asynchroner Zahler, welcher nicht binär zählen soll.

Probleme mit dem Oszillator hatte ich vor 20 Jahren mal mit dem NS16450/550 (UART).
NS machte da einen Die-Shrink, d.h. der Chip wird einfach optisch verkleinert, weil man eine neue Technologie mit kleineren Strukturen beherrscht. Da passen dann mehr Chips gleichzeitig auf einen Wafer, was natürlich die Herstellung vergünstigt. Bei CMOS werden dann aber auch die Transistoren schneller, da, unter anderem, auch die Gatekapazitäten kleiner werden.

Mein Effekt war, dass dann der Quarz-Oszillator manchmal auf eine Oberwelle schwang, was natürlich eine andere Baudrate ergab.
Toll war, dass die Kapazität des Oszilloskops gereicht hat, die Flankensteilheit zu verringern, sodass der Effekt beim Messen nicht auftrat

Das Gemeine an der Geschichte war, dass schon um die 200 Geräte mit Chips vor dem Die-Shrink fabriziert wurden und problemlos funktionierten.

Naja, das gute daran war, dass ich so direkten Kontakt ins Entwicklungslabor von NS bekam und ein paar gute Fachgespräche möglich waren. Musste dann halt mit angeklebten 10pF am Ausgang des Oszillators raus gehen.
So nach einem dreiviertel Jahr bekam ich dann noch einen Anruf von NS, dass ab jetzt das Problem behoben sei.

MfG Peter(TOO)