Hallo Chris.
Wie hast du die 50mV gemessen?
ist das bei 100% PWM-Signal, also Pegel auf Hight?
Hinzu kommt noch, dass die Ausgänge am µC halt digitale Ausgänge sind, das Signal darf sich da um ein paar 100mV verändern ohne, dass sich der Logikpegel ändert.
Wenn es so genau sein muss, brauchst du eine Referenzspannung, dein Spannungsregler macht da schon mehr als 50mV mit der Temperatur und dem alter. Typischerweise ligen die so bei +/-2-3%. Sind bei 5V schon mal +/-150mV.
Und dann musst du mit der PWM die Referenzspannung schalten, da brauchst du noch eine zusätzliche Stufe.
Als Schalter kann man dann Analogschalter oder ein CMOS-Gatter nehmen, welches Vref als Spannungsversorgung hat. Wichtig bei dem Gatter ist aber, dass man die überzähligen Gatter nicht verwendet. Wie du jetzt schon sehen kannst, gibt es immer ein Übersprechen zwischen den einzelnen Ausgängen.
Wie schon geschrieben wurde, ist da ein Bonddraht, der hat einen Querschnitt um 10µm2. Und auf dem Chip sieht es auch nicht wesentlich anders aus, als auf einer Leiterplatte. Allerdings sind da die Leiterbahnen meistens aus Alu, also etwa 4-facher Widerstand gegenüber Kupfer, und wenn eine sehr dick ist, hat die was um 1µm2. Teilweise sind die Leiterbahnen auch aus hoch dotiertem Silizium.
Grundsätzlich hast du da aber schnell mal 1 Ohm beisammen.
Die Querschnitte deiner Leiterplatte sind da wesentlich grösser.
Das Kupfer ist schon mal typisch 35 µm Dick und die Bahnen sind minimal 100-200 µm breit, sind also Querschnitte von 3'500-7'000 µm2.
OK, die Bahnen auf der Leiterplatte sind auch entsprechend länger.
So wie du dir das vorgestellt hast geht es nun mal nicht, bzw. was für eine 8-Bit Wandlung taugt, versagt bei 12-Bit.
Achja, die normale Simulation vernachlässigt nun mal die ganzen Leiterbahnen und Drähte.
Die Simulation arbeitet nun mal mit Vereinfachungen, schon wenn du das Ganze auf Transistorebene simulieren willst, würde es ewig dauern.
Es gibt Simulationsprogramme, welche das Layout einbeziehen können.
So vor 10 Jahren hatte Intel einen PC auf einem Chip entwickelt. Der wurde dann auf Transistorebene auf einem Grossrechner simuliert. Die Simulation brauchte 1 Woche um DOS zu laden.
MfG Peter(TOO)
Zitieren
Lesezeichen