Hallo Bot-Builder,
Das gehört sich so.
Bei CMOS darf man Eingänge nie unbeschaltet lassen!
Wenn man sich so ein einfaches Gatter ansieht:
http://www.fh-sw.de/sw/fachb/et/halbl/cmosinv.jpg
Wenn Uin=0 ist, dann leitet der obere FET und der untere sperrt.
Wenn Uin=Vdd ist, ist es umgekehrt.
Nun ist es aber so, dass so ein FET auch Zwischenwerte zwischen sperren und leiten kennt.
Wenn da passiert, leiten beide FETs gleichzeitig und schliessen die Versorgungsspannung kurz!
Man muss also sicher stellen, dass der Eingang immer einen eindeutigen Pegel hat. Das kann man erreichen, indem man den Eingang mit Masse oder Vdd verbindet.
Alternativ kann man auch einen Ausgang eine anderen Gatters verwenden.
Wie man aus dem Schema entnehmen kann, wurde da der Eingang einfach mit dem Pin direkt daneben verbunden. Masse oder Vdd hättn wohl das Layout wesentlich komplizierter gemacht.
Der Nachteil ist, das der Ausgang etwas mehr belastet wird und der Stromverbrauch des ICs etwas ansteigt. Das lässt sich aber bei langsamen Signalen verschmerzen.
MfG Peter(TOO)
Lesezeichen