PIC 18F4420 schaltet FET, mal nicht

[pointhi]

ok, ich sehe es, #pragma DEBUG = Off. Ich nehme an, dass damit das In-Circuit-Debugging ausgeschaltet also DEBUG Bit = 1 gesetzt wird?
Das LVP wird nicht ausgeschaltet, also ist es an. Kann es sein dass Störsignale oder schwimmende Pegel an RB5 den Programmiermodus aktivieren?

Ich hab jetzt die zeile erweitert:

#pragma config STVREN = OFF, LVP = OFF, XINST = OFF, DEBUG = OFF        // CONFIG 4L

In den tests konnte ich den Chip nicht mehr stören -> das problem sollte gelöst sein. Ich hab beim programmieren der Config Bits wohl nicht genau geschaut, und der pic hat mithilfe von LVP aufgrund der störungen in den Programmiermodus geschalten.

Nochmals danke an alle die tipps und ideen geschrieben haben. Das war kein problem welches einem oft begegnet. Ein paar tipps werde ich sicher auch in die nächste platin-version übernehmen.

mfg, pointhi

[witkatz]

In den tests konnte ich den Chip nicht mehr stören -> das problem sollte gelöst sein.

Da bin ich anderer Meinung, sorry. Das ungelöste Problem bleiben die Störungen. Was gelöst ist, ist nur ein Symptom.

[pointhi]

ich vermute der step down benötigt noch einen filter, bzw. größere kondensatoren an ein und ausgängen.

[RoboHolIC]

größere kondensatoren an ein und ausgängen

Sind die bereits vorhandenen Kondensatoren im Schaltnetzteil LowESR-Typen? Mehr Kapazität bedeutet zwar -innerhalb der selben Raureihe- geringeren ESR, aber mehr Wirkung erzielt man angeblich mit mehreren (n) kleinen Kondensatoren parallel; die Summenkapazität kann gleich bleiben, der Gesamt-ESR reuziert sich auf r1/n * ESR des Einzelbauteils.

kein problem welches einem oft begegnet

Naja, der enabelte LVP-Mode kann im ungünstigsten Fall bereits den HV-Programmierablauf stören, bevor das LVP_OFF-Bit überhaupt das erste mal wirksam wird. Dagegen könnte man sich mit eiserner Disziplin bei der Konfiguration des LVP wappnen oder aber stets einen Pulldown-Widerstand am PGM-Pin einplanen. Damit wäre man auf der sicheren Seite.

[Klebwax]

Naja, der enabelte LVP-Mode kann im ungünstigsten Fall bereits den HV-Programmierablauf stören, bevor das LVP_OFF-Bit überhaupt das erste mal wirksam wird. Dagegen könnte man sich mit eiserner Disziplin bei der Konfiguration des LVP wappnen oder aber stets einen Pulldown-Widerstand am PGM-Pin einplanen. Damit wäre man auf der sicheren Seite.

Man sollte sich nicht mehr Probleme machen, als nötig. Aus dem Datenblatt:

High-voltage programming is always available, regardless of the state of the LVP bit or the PGM pin, by applying VIHH to the MCLR pin.

Das ist ja gerade das Schöne an HV-Programming, es geht immer.