SPI und ISP in einer Schaltung von zwei AtMegas

[Bumbum]

Hallo Ritchie,

bei mir kam es nicht auf Geschwindigkeit an. Mein "Master" war ein Tiny25 mit 1MHz internem Clock. Da der Tiny keinen SPI-Master in Hardware implementiert hatte musste ich den Clock per Software erzeugen. Ich denke da ist irgendwas <250kHz rausgekommen.

Was mir gerade noch eingefallen ist: Der Bus war nach dem Programmieren aus dem Takt. Das heißt die Bits der Bytes waren nicht mehr an der richtigen Position. Durch den zusätzlichen Eingang der Reset-Leitung konnte ich deshalb das ISP-Zählregister nachdem der Reset-Pin wieder auf Hight gegangen ist auf 0 setzen damit die Bits wieder an die richtige Position geschoben werden.

Viele Grüße
Andreas

[Ritchie]

Hallo Andreas,

Dein Tip war Gold wert. Jetzt habe ich via ISP auf bei Zugriff. Mit einem Schalter, welchen ich ja bereits vorher hatte, kann ich den Reset jeweils umschalten.

Nur die SPI Schnittstelle will noch nicht, aber das ist ein anderes Thema.

Gruss R.

[Bumbum]

Dann benutze noch meinen zweiten Tipp, bei mir war es das gleiche. Vermurkste Daten nach der Programmierung.
Zumindest beim SPI-Slave musst du nachdem der Reset wieder auf Hight geht den 4-Bit-SPI-Counter im Status-Register manuell auf 0 setzen. Dann sollte es klappen.

[Ritchie]

Hallo Andreas,

soweit bin ich noch garnicht. Mein Master scheint generell noch nicht zu arbeiten. SCK fehlt z.B.

Gruss R.