VHDL Tutorial

[Kampi]

Was für einen Takt benötigt das FPGA den dann?
Weil das Elektor Board wird von 8MHz aus dem AVR getaktet der den Bitstream ins FPGA schiebt.
Reichen 8MHz für VGA aus?
Ansonsten muss ich evtl. nen Quarzoszi mit einplanen. Ich kann ja dann einfach sagen, dass das FPGA die 8MHz nicht verwenden soll, sprich ich gebe den Pin nicht für den GCLK an.

[tucow]

Eigentlich 25.175MHz, aber mit 25MHz klappt es auch.
Kannst Du das Elektor Board mal verlinken? Ich überfliege die Elektor Ausgaben immer nur kurz.

Aus nem AVR? Das ist ja echt grausig o_O
Wenn Du einen Oszi einplanst dann nimm aber direkt was schnelleres, mit dem internen DCM Teiler kanst Du die beliebig herunter teilen (z.B. 100MHz).