VHDL Tutorial

[malthy]

Btw. sind nur 8bit farben (256), Blue hat nur 2 bit oder ein Fehler in der Schaltung

Sorry, hast recht, ich habe mal wieder nicht genau hingeguckt (das alte Problem ...)

[tucow]

Bei unseren Boards ist es so gelöst:

4096 Farben sind schon nicht schlecht ohne GPU.

[Kampi]

Was für einen Takt benötigt das FPGA den dann?
Weil das Elektor Board wird von 8MHz aus dem AVR getaktet der den Bitstream ins FPGA schiebt.
Reichen 8MHz für VGA aus?
Ansonsten muss ich evtl. nen Quarzoszi mit einplanen. Ich kann ja dann einfach sagen, dass das FPGA die 8MHz nicht verwenden soll, sprich ich gebe den Pin nicht für den GCLK an.

[tucow]

Eigentlich 25.175MHz, aber mit 25MHz klappt es auch.
Kannst Du das Elektor Board mal verlinken? Ich überfliege die Elektor Ausgaben immer nur kurz.

Aus nem AVR? Das ist ja echt grausig o_O
Wenn Du einen Oszi einplanst dann nimm aber direkt was schnelleres, mit dem internen DCM Teiler kanst Du die beliebig herunter teilen (z.B. 100MHz).

[Kampi]

Hier ist es:

http://www.elektor.de/jahrgang/2012/....2318466.lynkx

Aber der Takt ist anscheinend wenigstens Quarzstabil
Die leiten den sicher nur den Takt durch den AVR.....weil das Quarz erzeugt auch nur 8MHz...
Aber die haben ja glücklicherweise die GCLK Pins raus geführt....da kann man dann im Notfall noch nen Takt dran basteln.

- - - Aktualisiert - - -

Ok so schön scheint der Takt dann doch nicht zu sein

Bild hier  

Nochmal kurzer Edit:
Kann ich auch direkt einen Quarz an einen GCLK Pin dran hängen oder braucht der die übliche Zusatzbeschaltung (sprich Kondensatoren). Oder braucht der generell noch etwas mehr Beschaltung?

[tucow]

Die Beschaltung ist recht einfach

[Kampi]

Sodele,

ich habe mal ein wenig weiter geschrieben.
Bisschen was zu den Grundlagen und ISE installieren + Lizenzen + ein Projekt anlegen.
Außerdem ist eine Anleitung für die erste eigene Schaltung online:

http://kampis-elektroecke.de/?page_id=3259

Sie kann zwar nichts außer zwei Bits zu vergleichen aber was solls :P
Für die Lesefaulen (wie z.B. mich) habe ich da auch möglichst viele Bilder rein gestellt....weil wenn ich was hasse sind es Anleitungen für Programme etc. die super viel Text haben >.<

[lorcan]

Hat der FPGA keine interne PLL um einen eigenen Takt aus den 8Mhz zu generieren? Heisst laut Datenblatt Digital Clock Manager(DCM) beim Spartan. Das würde ich als erstes prüfen, bevor du da kompliziert was drum herum bastelst.

[Kampi]

Hey,

ja muss ich mal schauen.
Muss auch noch gucken wie ich die zum laufen bekomme

[Catedral]

Hi

Habe mich dieses Semester auch mit VHDL beschäftigt und nen paar Credits gesammelt. Finde es vorallem schwierig im Kopf zu behalten das es kein prozeduraler Ablauf ist sondern alles quasi "gleichzeitig" funktioniert.
Finde aber die möglichkeiten die diese programierbare Logic bitted sehr spannend.
Hast du schon konkrete Pläne, was du realisieren möchtest oder in welche richtung das ganze läuft?
Soll es vielleicht in deinen Tank?