Hallo,

Ich habe die Beschreibung von Transmit sequence (RM0008,s.661) durchgelesen. Ich werde sie zusammenfassen, und ich bitte um eine Bestätigung von erfahrenden User.

Übertragungsreihenfolge:

1) zunächst muss die clk-Leitung vom MASTR auf logic High gesetzt werden. (kann auch sein, dass die CLK-leitung auf Low gesetzt werden muss, das kommt darauf an, wie die CPHA & CPOL konfiguriert sind)

2)wenn das MSB am MOSI-Pin liegt, dann beginnt die Übertragung-Zyklus

3)Den Rest von dem Datenwort wird im Shift-Register geladen.

4) Nachdem die Datenwort komplet im Shift-Register geladen sind, wird das Flag von TXE (Transmitt buffer Enpmty) auf eins gesetzt. damit wird indicated, dass der TX buffer ist jetzt empty und bereit das näcste wort zu empfangen.

zwei Sätze habe ich nicht verstanden, und bitte um Erklärung:

*)The data byte is parallel-loaded into the Tx buffer during a write cycle.
parallel zu was?was läuft parallel dazu?
durch was wird die write cycle veranlasst? irgendwie fehlt hier eine kitte aus!!!

*)The transmit sequence begins when the slave device receives the clock signal and the most
significant bit of the data on its MOSI pin.

das hiere habe ich überhaupt nicht verstanden, wie konnte es von allein das MSB an MOSI-pin sein????
und warum an MOSI-Pin und nicht an MISO? es geht hier um Übertragung von Slave nach MASTR!!!! Demzufolge soll das MASTR-INPUT/ SLAVE-OUTPUT.

Ich bedanke mich für jede Hilfe.