Hallo lokirobotics,
vielen Dank. Den Xilinx habe ich mir angeschaut. Das Datenblatt erklärt ihn geenauso, wie ich die CPLDs verstanden habe. Um mehr zu sehen bräuchte ich mal die Design-Software. Leider gibt es auf deren Homepage gerade technische Probleme bei der Registrierung, deshalb kann ich mir die Software noch nicht herunterladen. Aber ich denke später wird das schon funktionieren.
Hat vielleicht mal jemand die Zeit gefunden, sich mal meine Fragen durch den Kopf gehen zu lassen? Wichtig wäre für mich, wie ich den Takt erzeuge. Da ich für ein Byte 8x4 Clocks benötige, wäre ein Takt 50MHz oder aufwärts wohl irgendwo das Ziel. Die Frage ist, was schaffen die Logik-Gatter?
Ich habe heute versucht einen Oszillator zu finden, aber irgendwie kam bei der Suche noch nichts brauchbares heraus, oder wenn ein IC gepasst hat, war er nirgendwo in Einzelstückzahlen zu beziehen.
Kurz: Wie schnell kann der Takt maximal werden, und wie erzeuge ich ihn, am liebsten variabel, um verschiedene Karten nutzen zu können. (Aber das variable geht ja notfalls durch Teilung mit einem Schiebe-Register)
Viele Grüße
Andreas
Lesezeichen