So schlimm ist die Begrenzung der Datenrate durch SPI nicht - wenigstens nicht bei einem 8 Bit Wandler. Bei Hardware SPI kommt man bis 2 Zyklen pro Bit - mit einem Bit als Leerlauf (läßt sich nicht oder schwer vermeiden) kommt man da auf 18 Zyklen. Das wären bei 20 MHz Takt schon etwa über 1 MHz Abtastrate für den Ausgang.

So viel schneller kriegt man die DDS Schleife ohnehin nicht wenn die CPU nebenbei noch irgendwas machen soll. Selbst mit 100% Rechenzeit in der DDS Schleife liegt man auch schon bei wenigstens 9 bis 12 Zyklen.