Das sollte so schon funktionieren:
Über den Puls an PL werden die Eingangsdaten in das Schieberegister geladen. Danach werden diese Daten mit jeden Takt vom CLK einen weiter geschoben. Die Verbindung vom oberen Chi zum unternen sorgt gerade dafür, das die Daten auch von oben nach unten weitergegeben werden. Die Daten die der obere Chip ausgibt landen also unten im Schieberegister zu D0.

Der /CE pin ist nur eine Verknüpfung mit dem Taskt Signal. Wenn /CE auf high ist, wird der talt ignoriert - das brauchen wir hier aber nicht.