Das ist eine Eingangserweiterung.

Dann sag mir bitte wie das funktionieren soll... Ich lade mit PL die daten ins Schieberegister. So, dass heisst an beiden IC´s ist der Pin DS am Ausgang Q7 durchgeschleift.

Mache ich nun den ersten Takt an CLK schieben beide Register eins weiter. Sprich D0 liegt jetzt am Ausgang Q7 an. Damit ist das obere Register vom unteren abgeschnitten und es können keine weitere Daten vom oberen Register durchs das untere durchgeschleift werden (DS ist ja nichtmehr zu Q7 verbunden!).

Das es funktioniert müsste der CE Pin des unteren IC´s mit in dem µC verbunden sein und so lange High bleiben (Takte am CLK werden ignoriert) bis ich das komplette obere IC ausgelesen habe.

Verstehst du jetzt was ich meine?