Die Sache mit der Ansteigszeit kann täuschen: viele Logic ICs, wie Zähler oder Flipflops brauchen Steile Flaken. Das Limit für 74HC... ist z.B. ca. 500 ns bei 5 V, und das ist unabhängig von der Frequenz.

Man könnte den Teiler auch Kapazitiv abgleichen durch einen Kondensator (Größenordnung 50 pF) parallel zum Widerstand. Das sollte man aber besser am Oszilloskop kontrollieren.