Das mit dem Nachkomma Anteil ist ein bischen ähnlich wie beim DDS. Man kann so einen Frequenz z.B. durch 2,5 teilen, indem man abwechselnd 2 und 3 Perioden wartet. Das wird zum Teil auch bei PLL ICs schon in Hardware gemacht. Dabei wird der Teiler zwischen 2 Werten von z.B. 100 und 101 umgeschaltet. Bei jedem Teiler überlauf wird jeweils eine Konstante für den Bruchanteil aufsummiert, so ähnlich wie beim DDS. Wenn die Summe vom Bruchanteil überläuft, nimmt man den Größeren Teiler, sonst den kleineren.

Ich habe so etwas ähnliches mit einem PLL dahinter schon Aufgebaut (Tiny2313 als µC und ein 74HC4046 dahinter), und es funktioniert eigentlich ganz gut, bis etwa 20 MHz. Die Grobauswahl der Frequenz habe ich noch über einen nachgeschateten Teiler durch 4^N gemacht, damit der PLL keinen so großen Frequenzbereich vertragen muß.