Also, ich möchte einen Spannungswandler, der an einer Batterie läuft, die so um 20V Spannung liefert. Der Wandler soll daraus 12V und 3,3V machen. Wenn er an die Batterie angeschlossen wird, soll er erstmal weiter keine Spannung an den Ausgängen liefern und auch selbst möglichst keinen Strom aufnehmen, solange, bis der Taster gedrückt wird. Dann soll die Schaltung so lange konstante 12V und 3,3V liefern, bis die Eingangsspannung so gering ist, dass die Spannung am 12V-Ausgang unter meinetwegen 11,8 Volt fällt. Wenn die Batterie also so weit entladen ist, soll die Schaltung sich von selbst abschalten und danach auch selbst möglichst nichts mehr verbrauchen, sodass die Batterie nicht Tiefentladen wird.
Und so hab ich mir dass gedacht:
Wenn G1 angechlossen wird, sperrt erstmal Q3, über den die ganze Schaltung versorgt wird und dessen Gate sicherheits halber mit einem Widerstand auf GND gezogen ist und so ist die Ausgangsspannung ebenfalls 0V. Wenn ich jetzt S1 betätige, zieht dieser über R1 die Versorgungsspannung der ganzen Schaltung (also die am Source von Q3, mit der zum Beispiel die ganzen OPs versorgt werden, Ich nenne sie jetzt der Einfachheit halber mal "Ua") hin zur Ausgangsspannung von G1, wobei Z1 verhindert, dass Ua über einen Wert von meinetwegen 12,2 V steigt. Wenn jetzt an den Ausgängen keine (allzu große) Last anliegt, schafft der R1 es tatsächlich, Ua auf über 12V zu ziehen, sodass IC2, der die 3,3V an seinem invertierenden Eingang, die über den Querregler mit Z2 erzeugt wird, mit der Spannung an seinem nicht invertierenden Eingang, die über einen Spannungsteiler erzeugt wird und die, wenn Ua=12V ein Stück über 3,3V liegt, vergleicht, aufhört, die Basis von T2 auf seine negative Versorgungsspannung zu ziehen, die, durch G2 etwas unter GND liegt, sodass IC4 die Spannung am Gate von Q3 über T2 und T1 bis auf die Spannung am Pluspol von G1 ziehen kann.
Wird jetzt S1 losgelassen, sinkt Ua, was IC4 bemerkt und somit seine Ausgangspannung erhöht, bis an seinem invertierenden Eingang, also am Ausgang des Spannungsteilers davor, wieder 3,3V anliegen, was bedeutet, dass Ua=12V ist. Also im Prinzip wie ein normaler Linearregler mit OP. Wenn jetzt die Spannung von G1, die ja, bei Verwendung eines Logiclevel FET bei mindestens 17V liegen muss, damit Ua=12 sein kann unter diesen Wert sinkt und entsprechend auch Ua sinkt, bemerkt das IC2 und zieht die Basis von T2 auf seine Negative Versorgungsspannung, woraufhin Ua sehr schnell auf GND sinkt. Dem kann IC4 nicht entgegenwirken, weil hinter seinem Ausgang ja ein Widerstand von einigen kOhm hängt. D2 ist dazu da, zu verhindern, dass er, sobald Ua >= 12V ist die Basis von T2 auf 12V zieht, was wohl ruckzuck den OP oder den Transistor zerstören dürfte. Unten links ist halt nurnoch ein normaler Spannungsfolger, der die 3,3V Ausgangs spannnung erzeugt. Ich hab schon überlegt, ob ich den nicht angesichts des Hohen Stroms, der fließt ( bis zu 3A) besser durch ein Schaltregler ersetze.
Ich hoffe, man versteht jetzt, was ich meine.
Zum Thema verwurschtelter Schaltplan: Das ist das erste Mal, das ich nen Schaltplan mit nem Schaltplaneditor gezeichnet hab. Wenn mir jemand Tipps geben könnte, wie ich das besser zeichne, wär nett.
Zitieren
Lesezeichen