Sofern der VHDL Code nicht zu kompliziert ist für das CPLD sollte es gehen. Soweit ich weiss hat die Xilinx Entwickungsumgebung auch eine Art Eingabe wo man graphisch einzelen Logielemente in einer Art Schaltplan zusammenstellt.