Update:

Atmel hat mir freundlicherweise einen Link zu den entsprechenden IBIS-Datenfiles für den mega168 und den tiny2313 geschickt.

Demnach sind t_PHL und t_PLH unterschiedlich! Obendrein sind die Innenwiderstände und damit die Restspannungen gegen Vcc und GND auch unterschiedlich (viel ist es aber nicht).

Das alles erlaubt nicht die Verwendung gewichteter PWM-DACs um die Auflösung - bei gleichzeitig hoher PWM-Frequenz - zu erhöhen. Die Hürde ist grundsätzlich wie bereits angegeben:
Wenn ich die Unsicherheiten in den Gatterschaltzeiten auf 5ns schätze und rückwärts rechne, dann sollte ich auf eine PWM-Frequenz kommen, mit der der kombinierte PWM-DAC immerhin den Wert sauber ausgibt:
5ns*2^16=327,68us <=> 3051,75...Hz PWM-Frequenz
5ns*256=1,28us <=> 781250Hz Oszillator-Frequenz
Immerhin funktioniert die langsame PWM-Taktung mit den Einschränkungen an den oberen und unteren Bereichsenden (Vcc und GND) deutlich präziser. 16 Bit Auflösung sind wegen der unterschiedlichen - zwischen oberem Treiber (PMOS) und unterem Treiber (NMOS) - Innenwiderstände und Ein-/Ausschwingvorgänge wohl die Grenze des machbaren.

Wer auf INL und DNL Wert legt, sollte besser ein anderes Funtkionsprinzip (oder gleich ein IC) verwenden.

Gruß H.A.R.R.Y.