Hi!

Automatentheorie ist schon ein wenig her...
Also ich stand den finite state machines anfangs auch SEHR skeptisch gegenüber.
Ich war mit denen vorher bei der normalen Programmierung auch nie in Kontakt gekommen.
Nach der Nutzung von finite state machines bei einem PLD und später beim erlernen von VHDL merkt man eigentlich erst richtig was der ganze Kram soll.
Bei einer FSM hat man eine idiotensichere und lückenlose Dokumentation und Fehler können sich nur schwer einschleichen und sind meist schnell auffindbar.
Also vermeintlich sicherer Code bzw. eine sichere Beschreibung eines Verhaltens.
Ich persönlich finde finite state machines für Architekturbeschreibungen in VHDL genial,
jedoch nur selten in Sprachen wie C zu gebrauchen!
Es geht meiner Meinung nach eine Menge (!) Flexibilität verloren,
erkauft sich dadurch aber Sicherheit und eine leichte Dokumentation.

Das ist so meine Erfahrung und Meinung mit den FSMs,
es gibt hier bestimmt einige die da genau anderer Meinung sind ,
würde mich mal interessieren wie die das sehen.

Gruß