Beim PLL hat man Probleme mit dem großen Frequenzbereich und dem Jitter wegen der kleinen Ref Frequenz von 327 Hz.

Beim DDS hat man ein Probleme mit Jitter bei den hohen Frequenzen, besonders wenn man kein Vermögen für einen 400 MHz DDS chip ausgeben will oder die entsprechende HF taugliche Platine nicht bauen will/kann. Wenn man mit Filtern und Komperator klarkommt geht das natürlich auch.

Wenn man beide Wege kombiniert nimmt man den DDS zur bequemen Frequenzeistellung und den PLL um Jitter des DDS rauszufiltern. Der Teiler hinter dem PLL umgeht den VCO mit großem Frequenzbereich.

Ich kann mir aber auch Vorstelln, das das signal direkt aus dem DDS auch schon reichen kann. Dann hat man eventuell nur die Schwierigkeit so einen mini SMD chip zu löten und günstog zu bekommen.