ich hab im Datenblatt für einen ATMEGA8 nachgeschaut und folgendes herausgefunden:

To disable an enabled Watchdog Timer, the following procedure must be followed:
1. In the same operation, write a logic one to WDCE and WDE. A logic one must be written to WDE even though it is set to one before the disable operation starts.
2. Within the next four clock cycles, write a logic 0 to WDE. This disables the Watchdog.

WDE und WDCE sind Bits im WatchDogTimerControlRegister WDTCR

allerdings ist das vielleicht beim 128er anders...musst mal im Datenblatt nachschauen