OK dann werde ich gerne darauf verzichten,

Hier mal ein par Ausschnitte aus dem Datenblatt (Bildsensor NEC µPD8872CY):

Bild hier  

Bild hier  

Wenn ich das jetzt richtig verstehe besitzt mein Chip nicht die Eingänge:
φRB Reset gate clock
φ1L Last stage shift register clock 1
φ2L Last stage shift register clock 2

Bild hier  

Ich bin nicht ganz sicher ob ich den Output richtig interpretiere, da scheint es drei Pegel zu geben. Mir ist nicht klar welcher Pegel anliegt, wenn φRB low ist. Wenn φRB high ist scheint der analoge Pegel anzuliegen.

Warum gibt es überhaupt φ1 und φ2? Die Pegel scheinen ja einfach nur gegensätzlich zu sein.

Danke für die Hilfe,

Uwe