50 IC's an einem SPI bus?

[wiRe]

@python_rocks: hallo gerold! die idee ist gut, aber leider übersteigen die 100EUR mein kosten-limit. sonst würde ich das gerne so machen.

@volker-01: bei mir würden ja bereits 50kbit ausreichend sein. du schätzt also dass da das tatsächliche fanout noch um die 25 betragen könnte? bereits ein weiterer bus würde die anzahl ics auf 25 minimieren. das wäre mit nur 2 weiteren leitungen machbar.

[Der Papst]

Unterschätzt ja nicht den Gatestrom von FETs!
Natürlich waren das ein paar 100 KHz (da ist was bei der Beschaltung des Ne555 daneben gegangen, sollten nur 2500Hz sein), aber bei mir hat mal der Gatestrom eines richtig großen FETs (600V/16A) den steuernden Ne555 (Imax=500mA(!)) gegrillt...

[Besserwessi]

Die Leistungsfets sind was ganz anderes. Da sind einige nF als Gate Kappatzität normal und dazu kommt noch der Miller Effect (bei 600 V wohl der Hauptanteil).
Die Logic ICs habe mehr eingangskappatzitäten im 5-10 pF Bereich. 50 Eingänge also ungefähr 0,25nF - 0,5 nF , das ist weniger als ein Leistungsmosfet. Für einen Einzelnen Ausgang kann das etwas langsam für Takteingänge werden. Bei den Logic Chips gibt es oft eine untere Grenze für die Anstiegsgeschwindigkeit (z.B. 500 ns für 74HCTxxx), da hilft die geringe Datenrate also nicht viel.

Man wird also entweder Leistungstreiber oder extra Empfänder (z.B. Schmidtrigger) brauchen. Die Lösung mit den Schmidttriggern führt aber zu Verzögerungen, die eine SPI lösung aus dem Tritt bringen kann.

[Der Papst]

Die Leistungsfets sind was ganz anderes. Da sind einige nF als Gate Kappatzität normal und dazu kommt noch der Miller Effect (bei 600 V wohl der Hauptanteil).

Der hat nur 12V geschaltet, das ganze war aber der Treiber für eine PKW-Zündspule und da ich primär erst bei 600V kurzschließen (das Ergebnis konnte sich sehen lassen, richtig schöne und lange Lichtbögen) und auch noch viel Strom durchjagen wollte brauchte ich eben so einen großen FET