@fumir: würde ja gerne eine andere architektur wählen, aber einzige alternative wäre dann eine anordnung in reihe, aber durch das "durchreichen" der signale würde evtl. eine zu lange laufzeit entstehen. und ja, der bus wäre ziemlich lang, so bis zu 3m.

@_r2d2: ich will ja nicht die volle SPI funktionalität, es reicht ein unidirektionaler bus mit einem master, alle slaves sind nur empfänger und shiften die daten mit dem CLK signal in ihr schiebe-register. also wird nur ein SCK und das MOSI signal verwendet, MISO und slave-select's fallen weg.