Genau diese, ich habe auch -10 und -12 gesehen, ob ich noch Boards habe, wo die drauf sind, müsste ich nachsehen. Die waren ja bis einschliesslich 486 state of the art, und da ging der Bustakt bis 40MHz, schnellere RAMs waren also nicht erforderlich. Ich sinniere gerade über die Zugriffszeit der SRAMs in den Slot-1-Pentium II CPUs. Das sind zwar TQFPs, aber im Vergleich zu den heutigen BGAs usw ist das ja noch handlebar. 5ns und DIP, am besten noch im Sockel und dann gefädelt, beisst sich irgendwo ein bisschen.

So, nun habe ich mal zwei PII aufgemacht. Im ersten steckten Mitsubishi-SRAMs, zu denen ich kein Datenblatt gefunden habe. Im zweiten dann aber NEC: µPD431632LGF-A7, http://www.datasheetarchive.com/pdf/3548780.pdf
Die Dinger haben 32k x 32bit, 5ns Zugriffszeit und beim Durchsehen des DBs musste ich feststellen, dass ich sowas damals gerne gehabt hätte: die Dinger haben einen Adresszähler für den Burst Mode drin, man kann sie aber auch mit 15 Adressleitungen als hundsgewöhnliche SRAMs betreiben.
Oder man arbeitet sich in die Zählerlogik ein und nutzt den schnellen Zähler mit. Die Chips lassen sich mit 133MHz im synchronen Modus takten, nur eins sind sie nicht: FIFOs im eigentlichen Sinne eines Dual-Port-RAMs.
Schnelle Vorgänge einfrieren und danach auslesen ist aber natürlich möglich, mit externer Logik kann man natürlich auch einen FIFO nachbilden, nur wird's dann natürlich maximal halb so schnell (theoretisch).
Da der andere PII von der PCB her genau so aussieht wie der mit den NEC-Chips würde ich die Mitsubishi M5M5V1132AGP-5H einfach mal als pin- und funktionskompatibel betrachten.

Interesse?