Das Layout der Platinen ist so kompakt, dass kein Widerstand mehr Platz hat. Zudem sind die Platinen mit Lötstopp überzogen...

Ich gehe davon aus, dass die PSpice-Simulation nicht ganz korrekt ist.
Als Signalquelle hatte ich bei PSpice eine trapezförmige Spannung mit definierten Raise- und Fall-Zeiten genommen. In der Relaität dürften die Übergänge noch etwas "weicher" sein.

Wenn ich nen gutes Oszi auftreiben kann, messe ich mal die realen
Ströme.

Ausserdem habe ich die Option die Versorgungsspannung von 5V auf 3.3V zu reduzieren. Etwas "schlechtere" FETs mit einem höheren Innenwiderstand sollten den Gate-Strom ebenfalls reduzieren.

Viele Grüße
Tobias