mittlerweile habe ich stochris Vorschlag umgesetzt und habe das Setzen aller Kombinationen der CPU-Pins 16,18 und 19 durchgetestet.
Der Quelltext ist angehängt.
Ergebnis:
1) Pin 16 wird wie erwartet gesetzt.
2) Pin 18 und Pin 19 sind immer auf "high" gesetzt!
Und zwar auf etwa 4,8 V, wenn "high" erwartet wird
und etwa 4,3 V, wenn "low" erwartet wird.
Es gibt also auf Pin 18 und 19 einen Spannungsabfall, aber er geht nicht
bis 0 runter. Als ob von irgendwo noch ein höheres Potential anliegt..
Hm- wenn T7 kaputt wäre, würde es eventuell einen
Rückfluß zu Pin 18 geben - aber warum sollte dann Pin 19 immer
auf "high" sein?! Das T5 geichzeitig kaputt ist, ist wohl unwahrscheinlich..
Die Pins 8 und 22 der CPU sind wie erwartet mit GND verbunden.
Ich kann beim besten Willen keine Fehlstellen beim Löten erkennen.
Die Pins 6+8 bzw. 9 und 5 am UND-Gatter verhalten sich entsprechend
den mit ihnen verbundenen CPU-Pins 16, 18 und 19.
Zitieren
Lesezeichen