Die Logikbausteine sind NAND-Gatter mit Open-Collektor-Ausgängen 15V, 74HC26, weil der 74-Baustein nur 5V verträgt, die Brückenspannung aber 12V ist.
Beim Gatter IC10 sind die Eingänge an GND angeschlossen, weil es ein 74HC26 ist, also ein CMOS-Baustein, der keine offenen Eingänge haben darf, weil er sonst kaputt geht.
Natürlich werden 2 verschiedene FETs eingesetzt; wie willst Du denn mit einem N-FET den Plus durchschalten ? Das geht nur mit einem P-FET. Und der GND wird mit einem N-FET geschaltet. Das ergibt 2 verschiedene FETs.
Lesezeichen