Hi Forum,

ich Suche nen SRAM-Baustein wie 62256, 628512 o.ä.

Allerdings möchte ich nicht mehr als einen 8-Bit-Bus auf Daten und Adresse verbrauchen, das ganze sollte also etwa so sein wie ein 62256 mit zwei 8-Bit D-Latches (zB 74x573) im Adressbus. D.h. sollte arbeiten wie folgt:

1. Adressbyte (low) ins ADDR-Latch schreiben
2. Adressbyte (high) ins ADDR-Latch schreiben
3. Nutzdatum lesen/schreiben

A- und D- Leitungen müssen also über die gleichen Pins laufen.

Kenn jemand was in der Richtung?

Ach ja, sollte in DIL sein, organisiert als 8-Bit x 32k bis 256k.