LM1881:
Habe mir mal das Datenblatt des 1881 geladen. M.E. nach muss der mit SW zurecht kommen. Für die HSync-Erkennung muss Du noch CSYNCout mit VSYNCout UND-Verknüpfen, um ein reines HSYNC-Signal zu bekommen.

SRAM:
Bei Reichelt habe ich z.B. gefunden: 628128-70 128kByte mit 70ns Zugriffszeit. Die Zugriffszeit musst Du dann beim Konfigurieren des XRAM Interfaces des ATMega berücksichtigen. Wie, steht im Datenblatt des Mega162. Da der 162 die unteren 8bit des Adressbusses mit dem Datenbus multiplext, brauchst Du noch ein Latch (z.B. 74573, IIRC).

Statt eine Adressleitung auf Dauerlow (oder High) zu legen könntest Du die noch an einen freien Portpin legen und zwei 64k Bänke in Software umschalten.