Hallo Robbo!
Danke für die Bilder von Logic Analyzer, aber ohne Beschreibung der Signale, ist es für mich noch nicht ganz klar. Wenn die Daten um 250ns verzögern werden sollen, dann stelle ich mir das so wie im Code vor. Oben sind die ursprüngliche Daten, und unten verzögerte Daten. Wenn es so richtig ist, dann sollte die Schaltung im Code funktionieren.
MfG
Code:
_ _ _ _ _ _ _ _
In _| |_| |_| |_| |_| |_| |_| |_| |_
|
->||<- 250ns
|_ _ _ _ _ _ _ _
Out _| |_| |_| |_| |_| |_| |_| |_| |_
VCC VCC
+ +
| |
.-. .-.
R| | R| |
| | 250ns | | 250ns
'-' '-'
| ||C | ||C
o-||-\ o-||-\
| || | 74XX123 | || |
.------. .------.
In>---o----|B Q| /-----|B Q|
| |_ _| | |_ _| __
| /-oA _ Qo-\ === /-oA _ Qo-----| \
| | | R | | GND | | R | | )o->Out
| | '--o---' | | '--o---' /-|__/
| | | | | | |
| \----o | | + |
| | | 74XX00 | VCC |
| + | __ __ | __ |
| VCC \-| \ +-| \ | +-| \ |
| | )o-+ | )o--o--+ | )o--/
\---------------|__/ +-|__/ +-|__/
Lesezeichen