Hallo Vogon!

Das mit dem Post-Mortem Debugging finde ich interessant, aber weiss ich noch nicht wie ich das machen kann. Das Problem ist, dass um die Eigangssignale mit 5 MHz in den Speicher zu bringen werde ich einfach 1000 gleichen Befehlen dem Prozessor ausführen lassen, da jede Schleife wird eine Unterbrechung des Datenflusses bedeuten. Ich kan mir das nur rein hardwaremässig vorstellen, und zwar, als langen FIFO Register, der ständig getaktet ist, und der Trigger wird den Taktgenerator stoppen. Danach kann man die im FIFO gespeicherte Daten einlesen und interpretieren. Wie langen FIFO brauchst Du ? Ich habe mal 40 Stück (64x4bit) in SMD günstig bei Ebay ersteigert und brauche ich selber nur ein paar. Ich denke, das der Trigger muss dann nicht nur durch eine Flanke, sondern bestimmte Kombination der Eingangssignale gesteuert werden. Man könnte eventuell den FIFO nicht mit fester, sondern mit vom PIC generierter Frequenz takten, was den Vorteil hätte, dass man für langsame signale über längere Zeit die Eigangssignale "Aufnehmen" kann.
Es scheint mir jetzt, dass der LA 2 FIFO´s haben sollte. Wenn ich ihn aber ausbaue wird er wahrscheinlich grösser und irgendwan nicht mehr handheld. Schon die 4x74HC164 möchte ich aus Platzgründen in SMD nehmen und auf einer kleiner Platine in ein 14 pin IC Sockel stecken.

MfG