*ääähm*
..positiv wie auch negativ ..
wie meinst du das mit negativ ? Der Zilog will einfach ein Rechteck haben 0 <-> 5 V
EEPROM: das sollte doch reichen. Wenn du mit 1 MHZ fährst, kann nix passieren. Darüber müßt man sich das Timing Zeugs noch genau anschauen. Es gibt aber auch einfache Schaltungen, ein Waitstate reinzuquetschen, falls die memory dann zu langsam ist.

Was soll es denn insgesamt werden ? Spaß an der Freude oder was bestimmtes ?