Spannungseinbruch bei DAC0808

[Martin.]

Hallo!

Ich betreibe einen DAC0808 wie im Datenblatt vorgeschlagen:

http://www.national.com/ds/DA/DAC0808.pdf

Seite 4 -Abbildung 1

Der OP und der DAC verwenden die selbe Versorgungsspannung. (Op ist hier ein LF411). Dadurch ist es - mir auch verständlich - so dass man wegen dem Realen OPV nicht die maximale Ausgangsspannung erhält. So ab ca. 220 Als Eingabezahl aufwährts erhält man keine größeren analoge Spannungssignale mehr sondern erreicht das Limit des Strom Spannungswandlers.

Meine Frage: Wie kann es sein das Zustand 224 (binär 1110 0000) eine höhere Ausgangsspannung liefert als 255 (binär 1111 1111)? Wohlgemerkt bin ich schon bei der maximalen Ausgangsspannung des Strom Spannungswandlers angekommen. Der Spannungsunterschied ist auch nur so 10mV?

Danke

Martin

[Besserwessi]

Das Problem wird der Gleichtaktbereich des OPs sein. Gerade einige ältere Typen mit J-FET Eingang (wie der LF411) reagieren komisch, wenn die Spannung am Eingang zu niedrig wird. Den Hinweis findet man leider normal nicht in den Datenblättern der Betrofffenen ICs, sondern oft erst bei den neueren Typen, die die Macke ("Phase reversal") nicht haben.

[Martin.]

Hallo Besserwessi!

Dann meinst du sowas wie es hier beschrieben ist?
http://www.analog.com/static/imported-files/tutorials/MT-036.pdf

Ich habe leider nur mit einem DMM und nicht auch mit einem Oszi gemessen, insofern kann ich nichts zu dem Verlauf sagen. Und wenn ich jetzt alles richtig verstanden habe, kann dieses Output Voltage Phase reversal auch bei einer Gleichspannung am Eingang auftreten?

Ich bin ja nur im postivien Bereich und da habe ich noch keine Begründung gefunden warum die Spannung leicht abfällt. Hier sieht man es zwar schön bei der postiven Halbwelle, aber auch hier ist nur der Spike bei der negativen erklärt:

http://books.google.de/books?id=dunqt1rt4sAC&pg=PA682&lpg=PA682&dq=phase+reversal+voltage+follower&source=bl&ots=oUxRnq6KUc&sig=AggWfZqkrd3WpfOBQZO3p4X0vys&hl=de&ei=DOQlTOjNIISsOKLL_OYE&sa=X&oi=book_result&ct=result&resnum=3&ved=0CCsQ6AEwAg#v=onepage&q=phase%20reversal%20voltage%20follower&f=true

[Besserwessi]

Bei näherem Hinschaun ist mir Aufgefallen, dass es auch der Gleichtaktbereich am Ausgang sein könnte: bei einem höhen Einagngswert bekommt der OP mehr Strom vom AD Wandler und auch der Ausgang muß etwas mehr Strom liefern. Je mehr Strom vom OP gefordert ist, desto niedreiger die maximale Ausgangsspannung am OP.
Ein ähnlicher Effekt sollte auch mit einem Widerstand von z.B. 5 K am Ausgang gegen GND zu beobachten sein.

Der Effekt mit dem Phase reversal wäre auch mit dem DMM zu sehen, denn es ist ein statischer Effekt, also zeitunabhängig.