Amiwerewolf
08.03.2008, 17:19
Hallo,
ich bin dabei ein Programm für den GAL16V8 zu schreiben
hab eine Formel zusammengestellt und mit einem Programm in eine JEDEC File compiliert. Jetzt bin ich mir unsicher ob die JEDEC File richtig ist
genauer gesagt ob ein AND auch wirklich ein AND ist und nicht ein OR.
Das wollte ich anhand der JEDEC File Kontrollieren
Das man die JEDEC File über das Logic Diagram legen kann ist mir klar.
Unklar ist allerdings wie die 8 Zeilen verarbeitet werden.
Werden diese mit einem AND oder einem OR zusammengefasst?
ist eine 0 eine Verbindung oder eine 1?
Die zwei Zeilen die aus den Gatter rauskommen sind vermutlich rückführungen?
um ein RS-Flip Flop zu erstellen benötige ich 2 NAND Glieder
also 2 Gatter, d.h. in einem GAL16V8 kann ich nur 4 Flip-Flops vereinen?
danke mal in Vorraus,
Amiwerewolf
ich bin dabei ein Programm für den GAL16V8 zu schreiben
hab eine Formel zusammengestellt und mit einem Programm in eine JEDEC File compiliert. Jetzt bin ich mir unsicher ob die JEDEC File richtig ist
genauer gesagt ob ein AND auch wirklich ein AND ist und nicht ein OR.
Das wollte ich anhand der JEDEC File Kontrollieren
Das man die JEDEC File über das Logic Diagram legen kann ist mir klar.
Unklar ist allerdings wie die 8 Zeilen verarbeitet werden.
Werden diese mit einem AND oder einem OR zusammengefasst?
ist eine 0 eine Verbindung oder eine 1?
Die zwei Zeilen die aus den Gatter rauskommen sind vermutlich rückführungen?
um ein RS-Flip Flop zu erstellen benötige ich 2 NAND Glieder
also 2 Gatter, d.h. in einem GAL16V8 kann ich nur 4 Flip-Flops vereinen?
danke mal in Vorraus,
Amiwerewolf