CLK Takt höher als Datenbus Takt (SDRAM)

[saoirse]

Hallo,

hab eine einfache frage, wobei ich grad darüber stolper...

Ist der Takt CLK höher als der Takt der Datenleitungen oder adressleitungen bei der Anbindung eines SDRAMs an einen µC mit eingebauten SDRAM Controller?

Wenn nciht, werden dann die Leitungen für CLK und Daten gleich lang geroutet? Man hört nur manchmal, dass die CLK-Leitung kürzer sein muss, als die Datenleitungen - kann mir das aber nicht logisch erklären.

saoirse

[PICture]

Hallo saoirse!

Als einzige logische Erklärung fällt mir ein, dass es wegen Flanken des CLK Signals seien kann, weil die Frequenzen gleich sind.

MfG